xml地图|网站地图|网站标签 [设为首页] [加入收藏]

您的位置:宜春市空间模块有限公司 > 新闻动态 > 基于LabVIEW的FPGA模块FIFO深度设定实现

基于LabVIEW的FPGA模块FIFO深度设定实现

发布时间:2020-02-13 08:20编辑:新闻动态浏览(108)

      深度的方法。对FIFO不同深度的实验表明,采用该方法设定的FIFO深度能够比较好地满足系统对数据连续传输的要求。研究结果对深入展开研究和工程设计具有一定的指导意义。

      数据进入FPGA的速率高于传出的速率,持续的传输会造成数据的溢出,断续的传输可能会造成数据不连续。使用基于LabVIEWFPGA的DMA FIFO作为主控计算机和FPGA之间的缓存,若DMAFIFO深度设置的合适,FIFO不会溢出和读空,那么就能实现数据输出FPGA是连续的。mm管理器模块

      本文在介绍了LabVIEW FPGA模块程序设计特点的基础上,结合DMA FIFO的工作原理,提出了一种设定FIFO深度的方法,解决了FIFO溢出、读空的问题,实现了数据的连续传输。实验结果表明该方法正确、可行,程序设计满足系统对数据传输连续性的要求。

      LabVIEW FPGA是LabVIEW的一个子模块,使用该模块可以通过图形化的编程对NI公司RIO(Reconfigurable I/O)设备上的FPGA进行配置。图形化的程序直接在硬件上实现,通过对RIO设备上的I/O接口的控制,可以灵活地对I/O信号进行分析和处理,表现出比固定I/O硬件更加优异的特性。使用LabVIEWFPGA模块开发出来的系统具有开发周期短、结构模块化、升级方便等优点。例如,图1表示了一个用LabVIEW FPGA模块设计的程序,在FPGA上实现方波发生器。该方波发生器通过数字接口DIO_1输出方波,其占空比和周期可调。LabVIEW FPGA模块在程序的设计与实现上都展现出了极大的灵活性。

      使用LabVIEW FPGA模块开发应用程序的流程如图2所示。首先创建FPGA vi,之后用FPGA设备仿真器在主控计算机上运行程序,反复地调试、修改,直至程序正确无误。然后编译FPGA vi,并把程序下载到FPGA上。FPGA部分的程序完成后,再根据需要在主控计算机上创建用户界面程序Host vi,最终就完成整个系统的设计。

      FPGA设备仿真器的打开方法是:首先在“项目浏览器”窗口中的打开“我的电脑”子菜单,右击子菜单中的“FPGA Target”并在快捷菜单中选择“Execute vion”下一级子菜单中的“Development Computer with Simulated I/O”。然后再在FPGA vi中点击“Run”按钮,这时程序在FPGA的设备仿线 开发FPGA vi

      发应用程序的第一步是创建用于配置PXIe-5641R板载FPGA的程序。在FPGA vi中可以实现算法逻辑,包括信号同步,定制数字通信协议,板载控制和预警处理判决机制等功能。mm管理器模块通过LabVIEW FPGA模块,可使用LabVIEW开发环境和许多类似的功能。但是由于FPGA不支持浮点操作,所以LabVIEW FPGA模块较之LabVIEW完整Windows版开发软件缺少了一些操作符和分析函数。另外,由于PXIe-5641R板卡没有硬盘和操作系统,因此不支持文件I/O和ActiveX功能。LabVIEW FPGA模块的函数面板如图3所示。

      硬件对象不管是FPGA设备还是FPGA仿真器,都可以访问LabVIEW FPGA函数。仿真器使用RIO设备的I/O接口,可在主机处理器上执行逻辑算法。检验vi设计中的一些简单性错误,避免不必要的反复编译,尤其是在程序比较大的时候可节省大量的时间,mm管理器模块提高编程效率。也可使用仿真器验证vi的执行流程,但无法验证硬件的确定性,若需要验证硬件性能的确定性,必须对FPGA vi进行编译。与其他FPGA开发工具一样,根据应用程序的复杂程度和计算机资源的不同,编译步骤可能要花上几分钟到几个小时的时间。

    本文由宜春市空间模块有限公司发布于新闻动态,转载请注明出处:基于LabVIEW的FPGA模块FIFO深度设定实现

    关键词: mm管理器模块